All-Electrical Quantum Computation with Mobile Spin Qubits

We describe and discuss a solid state proposal for quantum computation with mobile spin qubits in one-dimensional systems, based on recent advances in spintronics. Static electric fields are used to implement a universal set of quantum gates, via the spin-orbit and exchange couplings. Initialization and measurement can be performed either by spin injection from/to ferromagnets, or by using spin filters and mesoscopic spin polarizing beam-splitters. The vulnerability of this proposal to various sources of error is estimated by numerical simulations. We also assess the suitability of various materials currently used in nanotechnology for an actual implementation of our model.Comment: 10 pages, 6 figs, RevTeX

A nanomechanical resonator shuttling single electrons at radio frequencies

We observe transport of electrons through a metallic island on the tip of a nanomechanical pendulum. The resulting tunneling current shows distinct features corresponding to the discrete mechanical eigenfrequencies of the pendulum. We report on measurements covering the temperature range from 300 K down to 4.2 K. We explain the I-V curve, which differs from previous theoretical predictions, with model calculations based on a Master equation approach.Comment: 5 pages, 4 jpeg-figure

Accurate Characterization of Silicon-On-Insulator MOSFETs for the Design of Low-Voltage, Low-Power RF Integrated Circuits

The maturation of low cost Silicon-on-Insulator (SOI) MOSFET technology in the microwave domain has brought about a need to develop specific characterization techniques. An original scheme is presented, which, by combining careful design of probing and calibration structures, rigorous in-situ calibration, and a new powerful direct extraction method, allows reliable identification of the parameters of the non-quasi-static small-signal model and the high-frequency noise parameters for MOSFETs. The extracted model is shown to be valid up to 40 GHz.Peer Reviewedhttp://deepblue.lib.umich.edu/bitstream/2027.42/44055/1/10470_2004_Article_271487.pd

High-temperature instability processes in SOI structures and MOSFETs, Journal of Telecommunications and Information Technology, 2001, nr 1

The paper reviews the problems related to BOX high-temperature instability in SOI structures and MOSFETs. The methods of bias-temperature research applied to SOI structures and SOI MOSFETs are analysed and the results of combined electrical studies of ZMR, and SIMOX SOI structures are presented. The studies are focused mainly on electrical discharging processes in the BOX at high temperature and its link with new instability phenomena such as high-temperature kink effects in SOI MOSFETs

Determining the electronic performance limitations in top-down fabricated Si nanowires with mean widths down to 4 nm

Silicon nanowires have been patterned with mean widths down to 4 nm using top-down lithography and dry etching. Performance-limiting scattering processes have been measured directly which provide new insight into the electronic conduction mechanisms within the nanowires. Results demonstrate a transition from 3-dimensional (3D) to 2D and then 1D as the nanowire mean widths are reduced from 12 to 4 nm. The importance of high quality surface passivation is demonstrated by a lack of significant donor deactivation, resulting in neutral impurity scattering ultimately limiting the electronic performance. The results indicate the important parameters requiring optimization when fabricating nanowires with atomic dimensions

The curious case of thin-body Ge crystallization

The authors investigate the templated crystallization of thin-body Ge fin structures with high aspect ratios. Experimental variables include fin thickness and thermal treatments, with fin structures oriented in the direction. Transmission electron microscopy determined that various crystal defects form during crystallization of amorphous Ge regions, most notably (111) stacking faults, twin boundaries, and small crystallites. In all cases, the nature of the defects is dependent on the fin thickness and thermal treatments applied. Using a standard 600 degrees C rapid-thermal-anneal, Ge structures with high aspect ratios crystallize with better crystal quality and fewer uncured defects than the equivalent Si case, which is a cause for optimism for thin-film Ge devices. (C) 2011 American Institute of Physics. (doi:10.1063/1.3643160

High-temperature characteristics of zone-melting recrystallized silicon-on-insulator MOSFETs

The characteristics of enhancement-mode MOS transistors fabricated on zone-melting recrystallized (ZMR) silicon-on-insulator (SOI) films were systematically experimentally investigated in the temperature range 25–300°C. The main temperature-dependent parameters (the threshold voltage, the channel mobility, subthreshold slope, off-state leakage currents) of ZMR SOI MOSFETs are described and compared with both theory and SIMOX devices. It is shown that high carrier mobilities and low off-state leakage currents can be obtained in thin-film ZMR SOI MOSFETs at elevated temperatures. At T = 300°C, far beyond the operating range of bulk silicon devices, the off-state leakage current in ZMR SOI MOSFETs with a 0.15 mm-thick silicon film was only 0.5 nA/mm (for VD = 3 V), that is 3–4 orders of magnitude lower than typical values in bulk Si devices. The presented results demonstrate that CMOS devices fabricated on sufficiently thin ZMR SOI films are well suited for high-temperature applications.Проведені кропіткі експериментальні дослідження високотемпературних (25-300°С) характеристик МОН транзисторів на базі КНІ-структур, виготовлених методом зонної лазерної перекристалізації. Розглянута поведінка основних температрно-залежних параметрів КНІ МОН транзисторів (порогової напруги, рухливості носіїв, підпорогового нахилу та струму витоку). Проведено порівняння отриманих результатів з теорією та аналогічними параметрами приладів, створених за допомогою ЗІМОХ технології. Показано, що при підвищених температурах тонкоплівкові транзистори, отримані лазерною зонною перекристалізацією, виявляють високу рухливість носіїв і низькі струми витоку закритого транзистора. При Т = 300°С, що значно перевищує робочий діапазон приладів на об.ємному кремнії, струм витоку в КНІ транзисторах з плівкою Si товщиною 0,15 мкм ст всього лишу 0,5 nA/mm (при VD = ЗВ), що на 3-4 порядка нижче типових величин для приладів на об.ємному кремнії. Наведені результати свідчать, що тонкі плівки КНІ, створені методом лазерної зонної перекристалізації, можуть успішно використовуватись для створення КМОН ІС для високотемпературних застосувань.Проведено детальное экспериментальное исследование высокотемпературных (25-300°С) характеристик МОП транзисторов на основе КНИ-структур, изготовленных методом лазерной зонной перекристаллизации. Рассмотрено поведение основных температурно-зависимых параметров КНИ МОП транзисторов (порогового напряжения, подвижности носителей, подпорогового наклона и тока утечки). Проведено сравнение полученных результатов с теорией и аналогичными параметрами приборов, созданных SIМОХ технологией. Показано, что при повышенных температурах тонкопленочные транзисторы, полученные лазерной зонной перекристаллизацией, проявляют высокую подвижность носителей и низкие токи утечки закрытого транзистора. При Т = 300°С, значительно превышающей рабочий диапазон приборов на объемном кремнии, ток утечки в КНИ транзисторах с пленкой Si толщиной 0,15 мкм составляет всего лишь 0,5 nA/mm (при VD = ЗВ), что на 3-4 порядка ниже типичных величин для приборов на объемном кремнии. Приведенные результаты свидетельствуют, что тонкие пленки КНИ, полученные методом лазерной зонной перекристаллизации, могут успешно использоваться для создания КМОП ИС для высокотемпературных применений